طراحی مدار تمام جمع کننده توان پایین در ناحیه زیر آستانه با استفاده از تکنیک گیت نمودن تغذیه

با ادامه روند کوچک شدن طول کانال ترانزیستورها در تکنولوژیهای cmos مقیاس نانو، جریان نشتی افزایش می یابد بطوریکه توان نشتی، مخصوصا در گیتهای عریض، مولفه بسیار زیادی از کل توان تلفاتی سیستم را تشکیل می دهد. از سوی دیگر افزایش جریان نشتی منجر به کاهش مصونیت در برابر نویز مخصوصا در گیتهای دینامیکی عریض با درون دهی زیاد می گردد. بنابراین کاهش توان نشتی و افزایش مصونیت در برابر نویز به موضوع مهمی در کاربردهای توان پایین و عملکرد بالا مانند وسایل قابل حمل تبدیل شده است. توان استاتیکی معمولا در مدار های با فشردگی پائین قابل صرف نظر است، اما با مقیاس بندی تکنولوژی و افزایش چگالی ترانزیستورها در تراشه ها، بخش عمده ای از توان کل را به خود اختصاص داده است. در این مقاله از روش گیت نمودن تغذیه  در طراحی مدار تمام جمع کننده در ناحیه زیر آستانه استفاده شده است. مدار جمع کننده پیشنهادی با تکنولوژی 180 نانومتر شبیه سازی گردیده است. نتایج شبیه سازی بهبود قابل ملاحظه ای از نظر توان مصرفی را نشان می دهد.