



## مسیریابی اطلاعات در شبکه های بر تراشه ی سه بعدی و چالش های آن

الهام خدادادی حسین آبادی<sup>۱</sup>، دکتر بهرنگ برکتین\*<sup>۱</sup>، دکتر الهام یعقوبی<sup>۱</sup>

<sup>۱</sup> دانشکده مهندسی کامپیوتر، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

### خلاصه

مطابق با پیش بینی های ITRS<sup>۱</sup>، تراشه های سه بعدی به عنوان تکنولوژی جایگزین برای بهبود کارایی تراشه های ساخته شده با تکنولوژی های کوچکتر از ۶۵ نانومتر استفاده می شوند. این تکنولوژی موجب می شود تا طول و تعداد سیم های طولانی که از عوامل اصلی تأخیر و اتلاف توان در تراشه های دوبعدی هستند کاهش قابل توجهی داشته باشند. با توجه به هزینه ی بالای ساخت کانال های عمودی در تراشه های سه بعدی، این کانال ها به صورت غیرمنظم و موردی در برخی از نقاط یک تراشه سه بعدی کار گذاشته می شوند. غیرمنظم بودن کانال های عمودی که به آن ها کانال های درون سیلیکون<sup>۲</sup> نیز گفته می شود، مسأله مسیریابی اطلاعات در شبکه های بر تراشه سه بعدی را متفاوت از مسیریابی در شبکه های دو بعدی کرده است. مشکل اصلی، تعیین کردن استراتژی مسیریابی بسته هاست، چرا که الگوریتم های معمول که برای تکنولوژی دو بعدی استفاده می شدند در این جا قابل استفاده نیستند. الگوریتم های مسیریابی باید حائز ویژگی هایی نظیر سادگی، کارایی بالا، وفق پذیری، تحمل پذیری در برابر اشکال، تحمیل سربار و افزونگی کم از لحاظ سخت افزار و بدون بن بست بودن باشند. این الگوریتم ها باید به گونه ای طراحی شوند تا بتوانند حداکثر اشکالات رخ داده در کانال های عمودی را بدون از کارافتادن شبکه تحمل کنند. از این روست که مقالات متعددی در زمینه ی مسیریابی تحمل پذیر اشکال برای شبکه های بر تراشه ی سه بعدی ارائه شده است. در این تحقیق به بررسی انواع الگوریتم های مسیریابی ارائه شده برای شبکه های بر تراشه ی سه بعدی می پردازیم.

**کلمات کلیدی:** بن بست، شبکه بر تراشه، مسیریابی، وفق پذیری، کانال عمودی، کانال مجازی.

### ۱. مقدمه

در معماری شبکه بر تراشه، پردازنده ها، حافظه ها و اجزای دیگری از طراحی به وسیله ی سویچ هایی به هم متصل می شوند تا بسته ها را به صورت گام به گام در شبکه توزیع کنند و پهنای باند و کارایی را افزایش داده و تنگنای ارتباطی را در سیستم های مبتنی بر گذرگاه برطرف کنند. تجمیع تراشه های سه بعدی به جای تراشه های دو بعدی یکی از روش های بهبود کارایی تراشه های چند و بسا هسته ای است. در چنین تراشه هایی اجزای آنها نیاز به اتصالات سریع با کارایی بالا و مصرف توان پایین دارند. شبکه بر تراشه ی دوبعدی به عنوان یک روش اتصال کارا و مقیاس پذیر مطرح شده بود که ترکیب تجمیع سه بعدی و تکنولوژی شبکه بر تراشه افق جدیدی را به روی طراحی اتصالات بر تراشه گشوده است [۱ و ۲]. مزیت اصلی شبکه های بر تراشه سه بعدی، کاهش قابل توجه در طول و تعداد اتصالات سراسری است که نتیجه ی آن کارایی بالاتر و مصرف توان کمتر است. کوچک شدن سایز ترانزیستورها، اتصالات کوتاه تر، مشکلات بستن سه بعدی<sup>۳</sup> و فرکانس های بالاتر مدارات CMOS منجر به رخداد نرخ بالاتری از اشکال ها و مشکلات بیشتر گرمایی و زمانی شده است [۱]. از این رو می توان گفت که در طراحی شبکه های بر تراشه ی سه بعدی چالش های زیادی وجود دارد. یکی از این چالش ها طراحی یک مسیریاب سریع و کم مصرف از لحاظ مصرف توان و هزینه ی پایین است. به علاوه این مسیریاب باید به صورت کارایی

\* Corresponding author: بهرنگ برکتین

Email: Behrang\_barekatin@iaun.ac.ir